Eine flexible Entwurfsumgebung für RISC-ähnliche Prozessorarchitekturen