A New SEN Minus: Design and Reliability Measures

Multistage interconnection networks (MIN) are becoming attractive choice as they provide fast and efficient communication at reasonable cost, for multiprocessing systems. Shuffle exchange network (SEN) are specific class of MIN characterized as lowest cost unipath MIN. Several developments have made SEN MIN fault tolerant with redundant paths by increasing the number or size of switching elements (SE). However, recently [Formula: see text] has been advanced by reducing the number of stages, but has serious limitation namely: (i) partial connectivity of each source–destination pair, (ii) unique path. A new method has been proposed in this paper to develop a new topology of MIN with one stage less than the basic unipath MIN of same class with multiple and disjoint path facility that mitigates the shortcomings of the above network and is truly [Formula: see text] MIN. Due to less number of stages used in the proposed network communication delays are also reduced as the path length is reduced. Parametric performances such as Terminal, Broadcast and Network Reliabilities, MTTF, Bandwidth have been computed for different network sizes and demonstrated that it not only outperforms other SEN variants, but has improved features of fault tolerance all because of disjoint minimal path set. Further the comments generated previously in literature about better reliability performance of [Formula: see text] than other two networks [Formula: see text] have been refuted and have demonstrated that [Formula: see text]2 network has better performance than other two for larger network size. Also it can be concluded that the performance of proposed [Formula: see text] is best among all these networks.

Multiprocessing systems development for implementation of applications

Το αντικείμενο αυτής της διδακτορικής διατριβής είναι η ανάπτυξη πολυεπεξεργαστικών συστημάτων για υλοποίηση εφαρμογών. Ο βασικός στόχος της διατριβής είναι ο εντοπισμός του βέλτιστου ετερογενούς πολυεπεξεργαστικού συστήματος για την υλοποίηση κάθε συγκεκριμένης εφαρμογής. Ο στόχος αυτός επιτυγχάνεται μέσω δύο διαφορετικών προσεγγίσεων: α) διατύπωση ενός θεωρητικού μοντέλου που μπορεί να χρησιμοποιηθεί για τη βελτιστοποίηση κάθε συστήματος σύμφωνα με τις απαιτήσεις κάθε εφαρμογής και β) ευθεία αντιμετώπιση του προβλήματος με ανεύρεση της βέλτιστης αρχιτεκτονικής για δύο χαρακτηριστικές εφαρμογές υψηλών απαιτήσεων με ανελαστικές προδιαγραφές απόκρισης σε πραγματικό χρόνο. Το θεωρητικό μοντέλο που αναπτύχθηκε στηρίζεται στο Γραμμικό Προγραμματισμό Ακεραίων και μπορεί να χρησιμοποιηθεί για να εντοπίσει τη βέλτιστη αρχιτεκτονική αλλά και τη βέλτιστη ανάθεση εργασιών σε κάθε επεξεργαστική μονάδα για κάθε εφαρμογή και συγκεκριμένη πλατφόρμα υλοποίησης. Η πρώτη εφαρμογή που χρησιμοποιήθηκε για την υλοποίηση ενός λειτουργικού πολυεπεξεργστικού συστήματος είναι ένα σύστημα μηχανικής όρασης με απαιτήσεις απόκρισης σε πραγματικό χρόνο για την ανίχνευση ροών σε μικρορροϊκά Lab-on-Chip. Το σύστημα έχει σχεδιαστεί για να ακολουθεί κάμερα με ταχύτητα 60 καρέ το δευτερόλεπτο και ανάλυση 1 Mpixel. Η δεύτερη εφαρμογή που χρησιμοποιήθηκε είναι μια υλοποίηση ενός δισδιάστατου αλγορίθμου συσταδοποίησης εικονοστοιχείων (2D pixel clustering) υψηλών απαιτήσεων. Η υλοποίηση αυτή αρχικά σχεδιάστηκε για τον επεξεργαστή Fast TracKer του ATLAS, μία αναβάθμιση του συστήματος δειγματοληψίας του ανιχνευτή ATLAS.

Boosting Parallel Applications Performance on Applying DIM Technique in a Multiprocessing Environment

Limits of instruction-level parallelism and higher transistor density sustain the increasing need for multiprocessor systems: they are rapidly taking over both general-purpose and embedded processor domains. Current multiprocessing systems are composed either of many homogeneous and simple cores or of complex superscalar, simultaneous multithread processing elements. As parallel applications are becoming increasingly present in embedded and general-purpose domains and multiprocessing systems must handle a wide range of different application classes, there is no consensus over which are the best hardware solutions to better exploit instruction-level parallelism (TLP) and thread-level parallelism (TLP) together. Therefore, in this work, we have expanded the DIM (dynamic instruction merging) technique to be used in a multiprocessing scenario, proving the need for an adaptable ILP exploitation even in TLP architectures. We have successfully coupled a dynamic reconfigurable system to an SPARC-based multiprocessor and obtained performance gains of up to 40%, even for applications that show a great level of parallelism at thread level.