systolic architecture
Recently Published Documents


TOTAL DOCUMENTS

205
(FIVE YEARS 15)

H-INDEX

16
(FIVE YEARS 2)

2021 ◽  
Vol 43 (3) ◽  
pp. 36-46
Author(s):  
M.V. Mykytiuk ◽  
◽  
M.O. Zaitsev ◽  
T.B. Martyniuk ◽  
L.V. Krupelnytskyi ◽  
...  

Розглянуто один з відомих методів класифікації об’єктів, в якому реалізовано критерій класифікації за максимумом дискримінантних функцій. Цей метод ефективно засто¬со-вується як класична обчислювальна модель, зокрема, у медицині при діагностуванні за-хворювань. Процес класифікації за цим методом можна реалізувати як просторово-роз-поділену обробку по стовпцях і рядках матриці у вигляді регулярних ітеративних алго¬ритмів. Це дозволяє відобразити їх на двовимірний систолічний масив матричного обчислювача у складі класифікатора об'єктів з подальшим розміщенням у ПЛІС. Запропонований матричний обчислю-вач функціонує в двох режимах і має низку специфічних властивостей, а саме виконання операції декремента одночасно над усіма елементами в кожному стовпці матриці обчислювача, а також використання сигналів ознаки нуля (обнуління) елементів в кожному рядку і кожному стовпці матриці як результатів обробки елементів дискримінантних функцій і для синхронізації самого процесу обробки. В подальшому за результатами обробки у матричному обчислювачі формують-ся вихідні сигнали класифікатора з визначенням конкретного класу об’єктів.


2021 ◽  
pp. 1-1
Author(s):  
Jianlei Yang ◽  
Wenzhi Fu ◽  
Xingzhou Cheng ◽  
Xucheng Ye ◽  
Pengcheng Dai ◽  
...  

2020 ◽  
pp. 393-400
Author(s):  
Bagavathi C ◽  
Dhivya devi R ◽  
Siddharthraju K ◽  
Dinesh P

Systolic processors offer a hardware design which can accommodate more functions in a small footprint. Hardware utilization efficiency can be enhanced by appropriately designating the intended hardware with a task in space and time through parallel computing platforms. Regular algorithms known for their computational complexity can be mapped to systolic array by dependence graphs, which allot hardware to the design data. Manual mapping techniques tend to be tedious with more inaccuracy and calls for efficient mapping techniques, automated through algorithmic procedures. Texture Analysis marks the preliminary progression of image analysis and interpretation. Automotive systems, Robotics, Industrial processing and similar automated applications can be simplified through texture analysis. This work deals with employing evolutionary algorithms for mapping texture analysis onto systolic architecture. Memetic Algorithms (MA) and Particle Swarm Optimization (PSO) algorithms were comparatively studied and the efficiency of designing a parallel architecture through systolic array is analyzed through cost function and processing time.


2020 ◽  
pp. 415-418
Author(s):  
Vishnusaravanabharathi K ◽  
Dhanasekar J ◽  
Teresa V V ◽  
Boobathi Selvaraj

Different forms of noise are caused by electrocardiogram (ECG) signals, which vary founded on frequency content. To enhance accurateness and dependability, the elimination of such a trouble is necessary. Denoising ECG pointers is difficult as it is difficult to add secure coefficient filter. It is possible to use adaptive filtering techniques, in which the feature vectors can be changed to top dynamic signal changes. With a degree of sparsity, such as non-sparse, partial sparse and sparse, the framework shifts. The Least Mean Square (LMS) and Zero Attractor LMS (ZA-LMS) convex filtering combination is ideal for both Sparse and Non-Sparse settings. Popular the proposed design, the Systolic Architecture is introduced in direction to improve device efficiency and to reduce the combinational delay path. Systolic architectures are developed using the Xilinx device generator tool for normal Least Mean Square (LMS), Zero Attractor LMS (ZA-LMS) and Convex combinations of Least Mean Square (LMS) and Zero Attractor LMS (ZA-LMS) interfaces.Simulation remains performed with various ECG signals obtained from MIT-BIH database as input to designed filtering and its SNR is obtained. The study shows that the SNR value in systolic architectures is higher than in filter bank structures. For systolic LMS buffers, the SNR value is 4.5 percent greater than the structure of the Lms algorithm. The SNR for the systolic separation technology of ZA-LMS is 2.5 percent higher than the separation technology of ZA-LMS. The SNR value for LMS and ZA-LMS filtering structure systolic convex combinations is 6% higher than that for LMS and ZA-LMS filtering structure convex combinations.


Sign in / Sign up

Export Citation Format

Share Document