An on-chip multiprocessor architecture with a non-blocking synchronization mechanism

Author(s):  
R. Kobayashi ◽  
M. Iwata ◽  
Y. Ogawa ◽  
H. Ando ◽  
T. Shimada
2020 ◽  
Vol 96 (3s) ◽  
pp. 89-96
Author(s):  
А.А. Беляев ◽  
Я.Я. Петричкович ◽  
Т.В. Солохина ◽  
И.А. Беляев

Рассмотрены особенности архитектуры и основные характеристики аппаратного видеокодека по стандарту H.264, входящего в состав микросхемы 1892ВМ14Я (MCom-02). Описан механизм синхронизации потоков данных на основе набора флагов событий. Приведены экспериментальные результаты измерения характеристик производительности разработанного видеокодека на реальных видеосюжетах при различных форматах передаваемого изображения. The paper considers main architectural features and characteristics of H.264 hardware video codec IP-core as a part of MCom- 02 system-on-chip (SoC). Bedides, it presents data flow synchronization mechanism based on event flags set, as well as experimental results of performance measurements for the designed video codec IP-core obtained for different video sequences and different image formats.


2010 ◽  
Vol 56 (8) ◽  
pp. 392-406 ◽  
Author(s):  
Quentin Meunier ◽  
Frédéric Pétrot ◽  
Jean-Louis Roch

2014 ◽  
Vol 29 (1) ◽  
pp. 21-37 ◽  
Author(s):  
Fang Lv ◽  
Hui-Min Cui ◽  
Lei Wang ◽  
Lei Liu ◽  
Cheng-Gang Wu ◽  
...  

Sign in / Sign up

Export Citation Format

Share Document