Powertrain Control and System Integration Technology from OEM’S Perspective

Author(s):  
Jun Li ◽  
Fengjun Li ◽  
Peng Zhang ◽  
Yongjun Li ◽  
Weimin He
2020 ◽  
Vol 87 (2) ◽  
pp. 130-141
Author(s):  
Oliver Albrecht ◽  
Heinz Wohlrabe ◽  
Martin Oppermann ◽  
Thomas Zerna

ZusammenfassungDie Röntgeninspektionstechnik ist aus der Werkstoffanalytik und der physikalischen Fehlersuche nicht mehr wegzudenken. Besonders interessant für die Zuverlässigkeitsforschung auf dem Gebiet der elektronischen Aufbau- und Verbindungstechnik ist die Beobachtung des mechanischen Verhaltens von Baugruppe und Bauelement unter thermischer Belastung. Viele Erkenntnisse dazu konnten durch Thermoiré-MessungenThermoiré-Messung = Messung der Topologie einer Probenoberfläche durch Anwendung des Schattenmoiré-Verfahrens (siehe Abschnitt 2). erzielt werden (H. Wohlrabe, K.-J. Wolter: „Changes of the coplanarity of SMT-Components during Soldering and their Measurement,“ 3rd Electronics System Integration Technology Conference ESTC, Berlin, Germany, September 13–16, 2010; Y. Wang, P. Hassell: „Measurement of Thermal Deformation of BGA Using Phase-shifting Shadow Moiré,“ submitted to Post Conference Proceedings, SEM 97’ Spring Conference, Bellevue, WA, June 2–4, 1997. DOI:10.1109/EPTC.1997.723923). Für verdeckte Strukturen, wie die Anschlüsse von BGAs, ist diese Methode ohne Präparation und Zerstörung der Originalgeometrie nicht einsetzbar. Vergleichbare Ergebnisse verspricht hier die Beobachtung der Vorgänge mittels Röntgenstrahlung in einer beheizbaren In-situ-Kammer, an deren Entwicklung und Weiterentwicklung seit einigen Jahren am IAVT/ZmPIAVT = Institut für Aufbau- und Verbindungstechnik der TU Dresden; ZmP = Zentrum für mikrotechnische Produktion der TU Dresden. geforscht wird. Besonderes Augenmerk muss dabei auf die Algorithmen zur Bildverarbeitung und geometrischen Entzerrung gelegt werden.


2012 ◽  
Vol 2012 (1) ◽  
pp. 000793-000800 ◽  
Author(s):  
Hiroshi Yamada ◽  
Yutaka Onozuka ◽  
Atsuko Iida ◽  
Kazuhiko Itaya ◽  
Hideyuki Funaki

A pseudo-SoC technology incorporating heterogeneous devices has been developed by applying a wafer-level system integration technology. The pseudo-SoC is set up to realize one microchip with heterogeneous devices made by using individual processes for epoxy resin, insulating layer and redistribution layer, respectively. The individual heterogeneous devices are embedded in the epoxy resin to reconfigure the integration wafer. As the insulating layer and redistribution layer are formed by semiconductor wafer process without interposer substrate, the pseudo-SoC enables integration density and signal transmission speed as identical to that of SoC. Also, as the commercial LSI devices and peripheral passive components are able to use for the system integration, the pseudo-SoC enables reduction of time-to-market as identical that of SiP. This paper describes the heterogeneous devices integration technologies and focuses on the pseudo-SoC that overcomes the limitation of system integration and provides the complementary advantages of SiP and SoC with various applications.


Sign in / Sign up

Export Citation Format

Share Document