Selection of Modulation Type in Digital Data Transmission Systems

Author(s):  
I. Shirokov ◽  
V. Durmanov
Author(s):  
А.А. ПАВЛОВ ◽  
Ю.А. РОМАНЕНКО ◽  
А.Н. ЦАРЬКОВ ◽  
А.Ю. РОМАНЕНКО ◽  
А.А. МИХЕЕВ

Обоснована необходимость разработки методического аппарата, связанного с построением кода, корректирующего ошибки в заданном числе байтов информации с алгебраическим синдромным декодированием и оценкой аппаратурных и временных затрат, связанных с этой целью. Представлены правила построения корректирующего кода, исправляющего ошибки в заданном числе байтов информации, реализующего линейную процедуру построения корректирующего кода с синдромным декодированием и использованием аддитивного вектора ошибок, что позволило сократить аппаратурные затраты на построение декодирующего устройства (сократить объем памяти для хранения значений векторов ошибок). Получены выражения для оценки аппаратурных затрат на кодирование и декодирование информации при использовании предлагаемого метода коррекции пакетных ошибок. The necessity of developing a methodological apparatus related to the construction of a code that corrects errors in a given number of bytes of information with algebraic syndrome decoding and the estimation of hardware and time costs associated with this purpose is justified. The rules for constructing a correction code that corrects errors in a given number of bytes of information, implementing a linear procedure for constructing a correction code with syndrome decoding and using an additive error vector, are presented. This method made it possible to reduce the hardware costs for constructing a decoding device (reducing the amount of memory for storing the values of error vectors). Expressions are obtained for estimating the hardware costs of encoding and decoding information when using the proposed method of correcting packet errors.


Author(s):  
Леонід Олександрович Уривський ◽  
Аліна Валентинівна Мошинська ◽  
Світлана Миколаївна Вергун

Author(s):  
А.А. ПАВЛОВ ◽  
Ю.А. РОМАНЕНКО ◽  
А.Н. ЦАРЬКОВ ◽  
А.Ю. РОМАНЕНКО ◽  
А.А. МИХЕЕВ

Предложена регулярная процедура адаптации кода, исправляющего одиночные байтовые ошибки, с целью обнаружения и коррекции байтовых ошибок в арифметико-логических устройствах(АЛУ) процессоров информационно-измерительных систем. Выявлены закономерности, определяющие соотношения между арифметико-логическими операциями и значениями контрольных разрядов линейного кода относительно данных операций. Показано, что эти закономерности позволяют сформулировать правила получения значений поправок к контрольным разрядам кода для обнаружения и коррекции одиночных байтовых ошибок при использовании алгебраического линейного кода с синдромным декодированием. Предлагаемый метод защиты от одиночных байтовых ошибок устройств обработки информации позволяет минимизировать влияние кодирования (декодирования) информации на быстродействие АЛУ процессора за счет замены циклической процедуры кодирования информации на алгебраическую с синдромным декодированием. A regular procedure for adapting the code that corrects single bit errors for detecting and correcting byte errors in arithmetic-logic units (ALU) of information and measurement system processors is proposed. The regularities that determine the relations between arithmetic logical operations and the values of the control digits of the linear code relative to these operations are revealed. It is shown that these regularities allow us to formulate rules for obtaining correction values of code control bits for detecting and correcting single byte errors when using an algebraic linear code with syndrome decoding. The proposed method of protection against single bit errors of information processing devices allows minimizing the impact of encoding (decoding) information on the performance of the ALU processor by replacing the cyclic information encoding procedure with an algebraic one with syndrome decoding.


Sign in / Sign up

Export Citation Format

Share Document