Mining Message Flows from System-on-Chip Execution Traces

В данной работе предлагаются математический аппарат и архитектура многопроцессорной транспортной системы на кристалле (МПТСнК). Выполнена программно-аппаратная реализация интеллектуальной системы видеонаблюдения на базе технологии «система на кристалле» и с использованием аппаратного ускорителя известного метода формирования опорных векторов. Архитектура включает в себя сложно-функциональные блоки анализа видеоинформации на базе параллельных алгоритмов нахождения опорных точек изображений и множества элементарных процессоров для выполнения сложных вычислительных процедур алгоритмов анализа с использованием средств проектирования на базе реконфигурируемой системы на кристалле, позволяющей оценить количество аппаратных ресурсов. Предлагаемая архитектура МПТСнК позволяет ускорить обработку и анализ видеоинформации при решении задач обнаружения и распознавания чрезвычайных ситуаций и подозрительных поведений. In this paper, we propose the mathematical apparatus and architecture of a multiprocessor transport system on a chip (MPTSoC). Software and hardware implementation of an intelligent video surveillance system based on the "system on chip" technology and using a hardware accelerator of the well-known method of forming reference vectors. The architecture includes complex functional blocks for analyzing video information based on parallel algorithms for finding image reference points and a set of elementary processors for performing complex computational procedures for algorithmic analysis. using design tools based on a reconfigurable system on chip that allows you to estimate the amount of hardware resources. The proposed MPTSoC architecture makes it possible to speed up the processing and analysis of video information when solving problems of detecting and recognizing emergencies and suspicious behaviors

Download Full-text

ОСОБЕННОСТИ АРХИТЕКТУРЫ И ОСНОВНЫЕ ХАРАКТЕРИСТИКИ АППАРАТНОГО ВИДЕОКОДЕКА СТАНДАРТА H.264 В СОСТАВЕ МИКРОСХЕМЫ 1892ВМ14Я

Nanoindustry Russia ◽

10.22184/1993-8578.2020.13.3s.89.96 ◽

2020 ◽

Vol 96 (3s) ◽

pp. 89-96

Author(s):

А.А. Беляев ◽

Я.Я. Петричкович ◽

Т.В. Солохина ◽

И.А. Беляев

Keyword(s):

Data Flow ◽

System On Chip ◽

Video Codec ◽

Experimental Results ◽

Video Sequences ◽

Ip Core ◽

Performance Measurements ◽

Synchronization Mechanism ◽

Architectural Features ◽

On Chip

Рассмотрены особенности архитектуры и основные характеристики аппаратного видеокодека по стандарту H.264, входящего в состав микросхемы 1892ВМ14Я (MCom-02). Описан механизм синхронизации потоков данных на основе набора флагов событий. Приведены экспериментальные результаты измерения характеристик производительности разработанного видеокодека на реальных видеосюжетах при различных форматах передаваемого изображения. The paper considers main architectural features and characteristics of H.264 hardware video codec IP-core as a part of MCom- 02 system-on-chip (SoC). Bedides, it presents data flow synchronization mechanism based on event flags set, as well as experimental results of performance measurements for the designed video codec IP-core obtained for different video sequences and different image formats.

Download Full-text

SaVeSoC - Safety Aware Virtual Prototype Generation and Evaluation of a System On Chip

Model-driven Approaches for Simulation Engineering (Mod4Sim 2017) ◽

10.22360/springsim.2017.mod4sim.012 ◽

2017 ◽

Keyword(s):

Virtual Prototype ◽

System On Chip ◽

On Chip

Download Full-text

Test scheduling of System-on-Chip using Dragonfly and Ant Lion optimization algorithms

Journal of Intelligent & Fuzzy Systems ◽

10.3233/jifs-201691 ◽

2020 ◽

pp. 1-13

Author(s):

Gokul Chandrasekaran ◽

P.R. Karthikeyan ◽

Neelam Sanjeev Kumar ◽

Vanchinathan Kumarasamy

Keyword(s):

Ant Colony Optimization ◽

Artificial Bee Colony ◽

Optimization Algorithms ◽

System On Chip ◽

Test Time ◽

Test Scheduling ◽

Bee Colony ◽

Ant Lion Optimization ◽

Ant Lion ◽

On Chip

Test scheduling of System-on-Chip (SoC) is a major problem solved by various optimization techniques to minimize the cost and testing time. In this paper, we propose the application of Dragonfly and Ant Lion Optimization algorithms to minimize the test cost and test time of SoC. The swarm behavior of dragonfly and hunting behavior of Ant Lion optimization methods are used to optimize the scheduling time in the benchmark circuits. The proposed algorithms are tested on p22810 and d695 ITC’02 SoC benchmark circuits. The results of the proposed algorithms are compared with other algorithms like Ant Colony Optimization, Modified Ant Colony Optimization, Artificial Bee Colony, Modified Artificial Bee Colony, Firefly, Modified Firefly, and BAT algorithms to highlight the benefits of test time minimization. It is observed that the test time obtained for Dragonfly and Ant Lion optimization algorithms is 0.013188 Sec for D695, 0.013515 Sec for P22810, and 0.013432 Sec for D695, 0.013711 Sec for P22810 respectively with TAM Width of 64, which is less as compared to the other well-known optimization algorithms.

Download Full-text