scholarly journals Bus Access Design for Combined Worst and Average Case Execution Time Optimization of Predictable Real-Time Applications on Multiprocessor Systems-on-Chip

2011 ◽  
Author(s):  
Jakob Rosén ◽  
Carl-Fredrik Neikter ◽  
Petru Eles ◽  
Zebo Peng ◽  
Paolo Burgio ◽  
...  
Keyword(s):  
Real Time ◽  
Execution Time ◽  
Multiprocessor Systems ◽  
Average Case ◽  
Time Optimization ◽  
Systems On Chip ◽  
Real Time Applications ◽  
On Chip

Predictable Implementation of Real-Time Applications on Multiprocessor Systems-on-Chip

2008 ◽  
Author(s):  
Alexandru Andrei ◽  
Petru Eles ◽  
Zebo Peng ◽  
Jakob Rosen
Keyword(s):  
Real Time ◽  
Multiprocessor Systems ◽  
Systems On Chip ◽  
Real Time Applications ◽  
On Chip

On-chip sensor networks for soft-error tolerant real-time multiprocessor systems-on-chip

2014 ◽  
Vol 10 (2) ◽  
pp. 1-20 ◽  
Author(s):  
Weichen Liu ◽  
Xuan Wang ◽  
Jiang Xu ◽  
Wei Zhang ◽  
Yaoyao Ye ◽  
...  
Keyword(s):  
Sensor Networks ◽  
Real Time ◽  
Soft Error ◽  
Multiprocessor Systems ◽  
Systems On Chip ◽  
On Chip

Cache-Aware SPM Allocation to Reduce Worst-Case Execution Time for Hybrid SPM-Caches

2018 ◽  
Vol 27 (05) ◽  
pp. 1850080 ◽  
Author(s):  
Lan Wu ◽  
Wei Zhang
Keyword(s):  
Real Time ◽  
Execution Time ◽  
Positive Impact ◽  
Improve Performance ◽  
Worst Case ◽  
Average Case ◽  
Cache Architecture ◽  
Worst Case Execution Time ◽  
On Chip ◽  
Allocation Strategies

Scratch-Pad Memories (SPMs) have been increasingly used in real-time and embedded systems. However, it is still unknown and challenging to reduce the worst-case execution time (WCET) for hybrid SPM-cache architecture, where an SPM and a cache memory are placed on-chip in parallel to cooperatively improve performance and/or energy efficiency. In this paper, we study four SPM allocation strategies to reduce the WCET for hybrid SPM-caches with different complexities. These algorithms differ by whether or not they can cooperate with the cache or be aware of the WCET. Our evaluation shows that the cache-aware and WCET-oriented SPM allocation can minimize the WCET for real-time benchmarks with little or even positive impact on the average-case execution time (ACET).

scholarly journals Diseño e Implementación de un Multiprocessor Systems-on-Chip (MPSoC) Interconectado por una Networks-on-Chip (NoC)

MASKAY ◽  
2013 ◽  
Vol 3 (1) ◽  
pp. 40
Author(s):  
Wilson Mauricio Chicaiza ◽  
Daniel Gonzalo Verdesoto
Keyword(s):  
Multiprocessor Systems ◽  
Networks On Chip ◽  
Systems On Chip ◽  
On Chip ◽  
Medios De Comunicacion

En el presente documento se presenta una breve caracterización de los medios de comunicación empleados en arquitecturas multiprocesadas. Esta caracterización tiene como objetivo principal el mostrar un nuevo modelo de comunicación basado en conmutación de paquetes a los cuales se les denomina como Networks-On-Chip (NoC). Esta publicación muestra una arquitectura de red llamada NoC Hermes, la cual fue interconectada a un Multiprocessor-Systems-on-Chip (MPSoC) compuesto de cuatro procesadores MicroBlaze. Está conexión se la realizó gracias al diseño y desarrollo de una Interfaz de Red generada en código VHDL. Por medio de la Interfaz de Red se consiguió que los procesadores MicroBlaze interactúen con los Switches de Hermes a fin de crear una arquitectura multiprocesada interconectada por una NoC. Con el motivo de realizar comparaciones también se creó otra arquitectura de multiprocesadores interconectados por buses. Para ambas arquitecturas se desarrolló una aplicación de Esteganografía enla que existe multiprocesamiento de dos procesadores trabajando simultáneamente. Lamentablemente sobre dicha aplicación no fue posible medir directamente la latencia y el consumo de energía, razón por la cual se utilizó simuladores que permitieron estimar dichas mediciones.

3D optical networks-on-chip (NoC) for multiprocessor systems-on-chip (MPSoC)

2009 ◽  
Author(s):  
Yaoyao Ye ◽  
Lian Duan ◽  
Jiang Xu ◽  
Jin Ouyang ◽  
Mo Kwai Hung ◽  
...  
Keyword(s):  
Optical Networks ◽  
Multiprocessor Systems ◽  
Networks On Chip ◽  
Systems On Chip ◽  
On Chip

Implementing and using execution time clocks in Ada hard real-time applications

1998 ◽  
pp. 90-101 ◽  
Author(s):  
M. González Harbour ◽  
M. Aldea Rivas ◽  
J. J. Gutiérrez García ◽  
J. C. Palencia Gutiérrez
Keyword(s):  
Real Time ◽  
Execution Time ◽  
Real Time Applications ◽  
Hard Real Time

A Game Theoretical Thermal -- Aware Run -- Time Task Synchronization Method for Multiprocessor Systems -- on -- Chip

2012 ◽  
Author(s):  
Yashar Asgarieh ◽  
Mohammad-Hassan Khabbazian ◽  
Mehdi Modarressi ◽  
Hamid Sarbazi-Azad
Keyword(s):  
Multiprocessor Systems ◽  
Time Task ◽  
Synchronization Method ◽  
Systems On Chip ◽  
Run Time ◽  
On Chip
Sign in / Sign up

Export Citation Format

Share Document