Administration- and communication-aware IP core mapping in scalable multiprocessor system-on-chips via evolutionary computing

2012 ◽  
Author(s):  
Falko Guderian ◽  
Rainer Schaffer ◽  
Gerhard Fettweis
Keyword(s):  
Evolutionary Computing ◽  
Multiprocessor System ◽  
Ip Core ◽  
Core Mapping

A novel IP-core mapping algorithm in reliable 3D optical network-on-chips

2018 ◽  
Vol 27 ◽  
pp. 50-57 ◽  
Author(s):  
Lei Guo ◽  
Yifan Ge ◽  
Weigang Hou ◽  
Pengxing Guo ◽  
Qing Cai ◽  
...  
Keyword(s):  
Optical Network ◽  
Ip Core ◽  
Mapping Algorithm ◽  
Core Mapping

An IP Core Mapping Algorithm Based on Neural Networks

2021 ◽  
Vol 29 (1) ◽  
pp. 189-202
Author(s):  
Qingkun Chen ◽  
Wenjin Huang ◽  
Yuanshan Zhang ◽  
Yihua Huang
Keyword(s):  
Neural Networks ◽  
Ip Core ◽  
Mapping Algorithm ◽  
Core Mapping

Research and implementation of OUT endpoint test bench for USB3.0 device controller IP core

2013 ◽  
Vol 26 (7) ◽  
pp. 646-651
Author(s):  
Congzhong Wu ◽  
Le Peng ◽  
Yajun Wang ◽  
Xizhen Yin
Keyword(s):  
Test Bench ◽  
Ip Core

ОСОБЕННОСТИ АРХИТЕКТУРЫ И ОСНОВНЫЕ ХАРАКТЕРИСТИКИ АППАРАТНОГО ВИДЕОКОДЕКА СТАНДАРТА H.264 В СОСТАВЕ МИКРОСХЕМЫ 1892ВМ14Я

2020 ◽  
Vol 96 (3s) ◽  
pp. 89-96
Author(s):  
А.А. Беляев ◽  
Я.Я. Петричкович ◽  
Т.В. Солохина ◽  
И.А. Беляев
Keyword(s):  
Data Flow ◽  
System On Chip ◽  
Video Codec ◽  
Experimental Results ◽  
Video Sequences ◽  
Ip Core ◽  
Performance Measurements ◽  
Synchronization Mechanism ◽  
Architectural Features ◽  
On Chip

Рассмотрены особенности архитектуры и основные характеристики аппаратного видеокодека по стандарту H.264, входящего в состав микросхемы 1892ВМ14Я (MCom-02). Описан механизм синхронизации потоков данных на основе набора флагов событий. Приведены экспериментальные результаты измерения характеристик производительности разработанного видеокодека на реальных видеосюжетах при различных форматах передаваемого изображения. The paper considers main architectural features and characteristics of H.264 hardware video codec IP-core as a part of MCom- 02 system-on-chip (SoC). Bedides, it presents data flow synchronization mechanism based on event flags set, as well as experimental results of performance measurements for the designed video codec IP-core obtained for different video sequences and different image formats.

Sign in / Sign up

Export Citation Format

Share Document