Программируемые логические интегральные схемы (ПЛИС) - это настраиваемые интегральные схемы, логика которых определяется программированием. ПЛИС производятся полностью в готовом виде, т.е. относятся к стандартной продукции, что сопровождается известными преимуществами - массовым производством и снижением затрат. Благодаря регулярной структуре ПЛИС реализованы с уровнем интеграции, близким к максимально эффективному. Использование ПЛИС позволяет получить устройства, которые могут менять конфигурацию, подстраиваясь под конкретную задачу, благодаря своей гибко изменяемой, программируемой структуре. При разработке сложных устройств в качестве компонентов для проектирования могут использоваться готовые блоки: IP-ядра или сложно-функциональные блоки (СФ-блоки). Применение программных СФ-блоков позволяет максимально эффективно использовать их в итоговом проекте, таким образом во многом снижаются затраты на проектирование. Цель работы - изучение методики описания триггеров на языке VHDL, применения встроенного схемного редактора Active HDL для формирования структур различных цифровых автоматов и верификации моделей на логическом уровне. В данном исследовании рассмотрены схемы генераторов псевдослучайных последовательностей, которые находят применение в задачах криптографии, где свойства программируемой структуры ПЛИС достаточно актуальны
Programmable logic integrated circuits (FPGAs) are custom integrated circuits whose logic is defined by programming. FPGAs are manufactured completely off-the-shelf, i.e. belong to standard products, which is accompanied by well-known advantages - mass production and cost reduction. Due to the regular structure, FPGAs are implemented with a level of integration close to the most efficient one. The use of FPGAs makes it possible to obtain devices that can change configuration, adjusting to a specific task, thanks to their flexible, programmable structure. When developing complex devices, ready-made blocks - IP-cores or complex-functional blocks (SF blocks) - can be used as components for design. The use of software SF blocks allows you to use them as efficiently as possible in the final project, largely reducing design costs. The purpose of the work is to study the technique of describing triggers in the VHDL language, using the built-in Active HDL schematic editor to form the structures of various digital automata and verifying models at the logical level. In this study, we considered schemes of pseudo-random sequence generators, which are used in cryptography problems, where the properties of the programmable FPGA structure are quite relevant
Detailed routing architectures for embedded programmable logic IP cores