A Power and Delay Efficient Circuit for CMOS Phase Detector and Phase Frequency Detector

Author(s):  
Sresta Valasa ◽  
Jitesh Ramdas Shinde ◽  
D.R. Ramji ◽  
Saisrinithya Avunoori
2016 ◽  
Vol 7 (1) ◽  
pp. 20
Author(s):  
GULIHAR LATIKA ◽  
KRISHAN BAL ◽  
◽  

2020 ◽  
Vol 96 (3s) ◽  
pp. 295-299
Author(s):  
М.М. Гурарий ◽  
М.М. Жаров ◽  
Л.П. Ионов ◽  
И.И. Мухин ◽  
С.Г. Русаков ◽  
...  

В работе рассмотрены проблемы анализа схем ФАПЧ с учетом наличия неидеальностей в схеме частотно-фазового детектора с токовым ключом. Для снижения затрат на моделирование предложено использовать эквивалентную электрическую схему, содержащую полную принципиальную схему ЧФД и схемные эквиваленты макромоделей остальных блоков ФАПЧ. The paper considers the problems of analyzing the PLL circuit taking into account the presence of nonidealities in the phase-frequency detector with a current key. To reduce the simulation efforts, it has been proposed to apply an equivalent electric circuit containing the complete schematic diagram of the PFD and circuit equivalents of the macromodels of other PLL blocks.


2020 ◽  
Vol 10 (2) ◽  
pp. 111-118
Author(s):  
Hani Alamdar ◽  
Gholamreza Ardeshir ◽  
Mohammad Gholami

Sign in / Sign up

Export Citation Format

Share Document