Random-access memory coding in the Verilog description language for solving problems in radio electronics and mechanical engineering

2021 ◽  
pp. 74-79
Author(s):  
S. S. Yudachev ◽  
S. S. Sitnikov ◽  
P. A. Monakhov

The article proposes a variant of writing an algorithm for the operation of a device used in a field-programmable gate array on the example of random-access memory coding using the Verilog hardware description language. When performing the work, the Xilinx software is used, which allows working with the project at all stages of creating and describing the operation of the device logic. The practical significance of the work is the study and solution of the simplest problems in the development of modern radioelectronic rapid response devices in the Verilog hardware description language, such as coding a field-programmable gate array itself, writing test debugging code, setting input and output signals, sync pulse, reset and enable signals, describing the logic of devices such as counters, switches, registers and triggers, as well as simulating a finished project to assess the correct operation of the programmed device. This work can be used not only for teaching students of higher educational institutions in the field of development, debugging and coding of electronic and radio-electronic devices in terms of describing the algorithm of their work, but also for organizing laboratory work on courses of disciplines related to this topic, and for creating and designing real devices in production. The introduction and study of this programming language are conducted within the walls of one of the leading engineering universities of the Russian Federation — the Bauman Moscow State Technical University.

Author(s):  
Edson Antonio Batista ◽  
Moacyr Aureliano Gomes Brito ◽  
Renan Saito Kawakita ◽  
Jader Lucas Perez ◽  
Cristiano Quevedo Andrea ◽  
...  

<p class="Normal1"><span>Este trabalho apresenta uma solução para a detecção de faltas de alta impedância (FAIs) usando um dispositivo FPGA <span>(<em>Field Programmable Gate Array</em>). A proposição é de vital importância para o funcionamento adequado do sistema elétrico de distribuição de forma a atender aos requisitos dos procedimentos de distribuição (PRODIST), elaborados pela Agência Nacional de Energia Elétrica (ANEEL). Para analisar o comportamento das grandezas elétricas frente a essa falha, uma rede de distribuição primária foi modelada usando a plataforma MATLAB/Simulink<sup>®</sup>. Paralelamente à modelagem, um algoritmo em linguagem VHDL (VHSIC <em>Hardware Description Language</em>) foi desenvolvido para a detecção da falta, no qual o monitoramento da corrente fasorial por meio da Transformada Discreta de Fourier foi utilizado, além do valor RMS da corrente de sequência zero. Para realizar as simulações e testes do algoritmo, o software ModelSim<sup>®</sup> foi utilizado e, posteriormente, o código foi embarcado no dispositivo de lógica programável FPGA. O algoritmo de detecção de falta de alta impedância foi integrado ao sistema modelado em Simulink<sup>®</sup> para monitoramento em tempo real e comando de um dispositivo de proteção. Os resultados apontam que o algoritmo foi capaz de detectar as faltas, indicando a fase interrompida e comandando a proteção de forma eficiente.</span></span></p>


2014 ◽  
pp. 27-33
Author(s):  
Mounir Bouhedda ◽  
Mokhtar Attari

The aim of this paper is to introduce a new architecture using Artificial Neural Networks (ANN) in designing a 6-bit nonlinear Analog to Digital Converter (ADC). A study was conducted to synthesise an optimal ANN in view to FPGA (Field Programmable Gate Array) implementation using Very High-speed Integrated Circuit Hardware Description Language (VHDL). Simulation and tests results are carried out to show the efficiency of the designed ANN.


2019 ◽  
Vol 11 (3) ◽  
Author(s):  
Juan Romero ◽  
Damien Verdier ◽  
Clement Raffaitin ◽  
Luis Miguel Procel ◽  
Lionel Trojman

We present in the following work a hardware implementation of the two principal optical flow methods. The work is based on the methods developed by Lucas & Kanade, and Horn & Schunck. The implementation is made by using a field programmable gate array and Hardware Description Language. To achieve a successful implementation, the algorithms were optimized. The results show the optical flow as a vector field over one frame, which enable an easy detection of the movement. The results are compared to a software implementation to insure the success of the method. The implementation is a fast implementation capable of quickly overcoming a traditional implementation in software.


2017 ◽  
Vol 4 (3) ◽  
pp. 120 ◽  
Author(s):  
Fatih Şişik ◽  
Eser Sert

Alan Programlanabilir Kapı Dizileri (Field Programmable Gate Array-FPGA) programlanabilir sayısal bloklar ve bağlantılarını içeren cihazlar olup çok esnek ve hızlı çalışabilme özelliklerine sahiptir. Programlanabilen bu sayısal kapılar sayesinde karmaşık tasarımlar kolay bir şekilde geliştirilebilmektedir. FPGA’lar küçük boyutlarda olup bilgisayardan bağımsız mobil olarak ve bilgisayarlardan daha yüksek hızlarda çalışabilmektedirler. Veri madenciliğinin görevlerinden biri olan sınıflandırma probleminin çözümü için geliştirilmiş önemli makine öğrenimi algoritmalarından biri Destek Vektör Makineleri’ dir. Literatürde Destek Vektör Makineleri’ nin diğer birçok tekniğe göre daha başarılı sonuçlar verdiği kanıtlanmıştır. Tümör analizi, yüz tanıma, robotik göz oluşturma gibi konular, araştırmacıların görüntü işleme alanında yoğun olarak üzerinde çalıştıkları güncel, önemli ve zor problemlerden bazılarıdır. Bilgisayarda yapılan tümör analizinde, grafik ve resimlerin işlenmesinde yavaş işlem yapma ve aynı zamanda mobil olmama sorunlarından, FPGA donanımı ile görüntü işlemede bu sorunların üstesinden gelinmektedir. Bu çalışmada FPGA donanımında çalışan destek vektör makinası kullanılarak daha gerçekçi tümör analizi yapılarak tümörlü bölgelerin bulunması ve gerekli analiz sonuçlarının gösterilmesi amaçlanmaktadır. Böylece sağlık alanında da kullanılabilecek yararlı bir donanımın tasarımı gerçekleştirilecektir. Dolayısıyla gömülü sistemlerle anlatılan bu işlem süreçlerini gerçekleştiren çalışma sayısı çok az olduğundan çalışma özgün değer taşımaktadır. Buna ek olarak, FPGA’ ya özgü donanım tanımlama dillerinden biri olan Çok Yüksek Hızlı Tümleşik Devre Tanımlama Dili (Very High Speed Integrated Circuit  Hardware Description Language- VHDL) kullanılacaktır. Bölütleme sonucunun değerlendirilmesi için Uniformity Measure (UM) kullanılmıştır. UM değerlendirme sonucunun başarılı olduğu görülmüştür. Anahtar Kelimeler: Alan Programlanabilir Kapı Dizileri, FPGA, çok yüksek hızlı tümleşik devre tanımlama dili, vhdl, segmentasyon, destek vektör makinesi


Mekatronika ◽  
2021 ◽  
Vol 3 (1) ◽  
pp. 52-60
Author(s):  
Mohammad Naqiuddin Fahmi Fathli ◽  
Zulkifli Md Yusof

A collision avoidance system, also known as a pre-crash system, forward collision warning system, or collision mitigation system, is a sophisticated driver-assistance system that aims to avoid or mitigate the severity of a collision. For this research, collision avoidance system will be fabricating to show that this system can detect avoidance range before apply the braking action to prevent collision. The ultrasonic sensor will be used in this system to detect the avoidance range. In this collision avoidance system, there will be uses of Field Programmable Gate Array (FPGA) and Complex Programmable Logic Device (CPLD). This research will observe how to implement FPGA and CPLD in the collision avoidance system using VHSIC Hardware Description Language (VHDL). The VHDL will be done in Quartus II 15.0 Software. In this research, Terasic DE-10 Standard board has been used. It contains FPGA microcontroller model Cyclone V SoC 5CSXFC6D6F31C6N. Max II board is used because it contains CPLD microcontroller model EPM240T100C5.


Sign in / Sign up

Export Citation Format

Share Document