This paper describes design improvement of a current reference, originally based on dual-threshold voltage current mirror stages, these stages have been modified in order to improve the temperature dependence of the current of a diode-connected transistor and the figures of merit to compare this circuit both the base-circuit. The proposed solution has been designed in a 0.18 \text{\ensuremath{\mu}m} technology and analyzed through circuit simulation. Simulation results, when a body-bias generator is used, show an output current of 342 nA and a power consumption below 513 nW at the maximum operating voltage of 1.5 V and at the room temperature. The line sensitivity is 1 %/V, while the temperature coefficient is 17 ppm/°C. On the other hand, when the body-bias generator is neglected, the circuit shows an output current of 188 nA and a power consumption below 282 nW at the maximum operating voltage of 1.5V and at the room temperature. The line sensitivity is 2.89 %/V, while the temperature coefficient is 23 ppm/°C.
Resumen Hoy en día, los espejos de corriente o current reference, pueden ser mejorados con las características de inversión débil subthreshold-region cuando son construidos con tecnología CMOS, está tesis trata sobre cuatro estructuras de current reference basadas en un circuito de solo tres transistores, las figuras de merito como coeficiente de temperatura, consumo de potencia, y sensibilidad de carga y proceso son obtenidas en cada una de las estructuras, y posteriormente son comparadas para disernir cual de las implementaciones ha presentado un mejor desempeño. Las simulaciones fueron realizadas en una tecnología de 180 nm, nanómetros, TSMC CMOS usando transistores de tipo MEDIUM VOLTAGE THRESHOLD (MVT) para un voltaje máximo de alimentación de 2 y 3 voltios. La tesis esta compuesta de cuatro capítulos, el primero muestra los principios físicos para inducir una corriente cuando el transistor MOSFET se encuentra en la región de subthreshold, lineal y saturación. El segundo capitulo muestra las especificaciones tomadas en cuenta para implementar los cuatro diferentes diseños, como son el dimensionamiento y los parámetros eléctricos de las fuentes de alimentación, los diseños fueron implementados en Virtuoso de Cadence. El tercer capitulo muestra los resultados obtenidos en cada uno de los circuitos y una comparativa de las figuras de merito calculadas. Finalmente, el cuarto capitulo muestra las conclusiones de cada bloque, los beneficios obtenidos al implementar cada uno de los diseños así como la mejor solución acorde a las figuras de merito obtenidas.
Nano Power Current Reference Circuit Consisting of Sub-threshold CMOS Circuits
