Design of SoC Verification System Based on Multi-FPGA

2012 ◽  
Vol 532-533 ◽  
pp. 1110-1114
Author(s):  
Xi Han ◽  
Zhe Ying Li ◽  
Yuan Sheng Liu ◽  
Wen Liang Niu

As one of the most advanced research field, the problem of SoC (System on a Chip) design is getting more and more attention. With the promotion of its theory and technique, SoC verification turns to one of the most significant part in the procedure of realizing a usable integrated circuit. And verification using FPGA (Field Programmable Gate Array) which must obey a set of strict technological process is a kind of general way. With the growing complexity and integrated scale of SoC design, a single FPGA chip could hardly satisfy the verification requirement. Then the method of verification using multi-FPGA is taken and expresses some advantages in some respects. Multi-FPGA verification is still in the initial step situation and has a broad developing space. The architecture of multi-FPGA verification platform is given in this paper, as well as some related key technical problem and solutions.

2012 ◽  
Vol 588-589 ◽  
pp. 777-780
Author(s):  
Cheng Shion Shieh

While application of field-programmable gate array (FPGA) chip has been extensively investigated, the charging control is relatively unexplored. This paper proposes a flow chart of energy storage for wind power system with Lead-Acid battery whose charging control is constructed by Very High Speed Integrated Circuit Hardware Description Language (VHDL) code. This research focuses on the proposed digital control algorithm can be directly downloaded into field-programmable gate array (FPGA) chip after simulation finishing. This saves greatly time on hardware circuit design. A simulation is presented to illustrate the effectiveness of the proposed charging flow chart.


2014 ◽  
pp. 27-33
Author(s):  
Mounir Bouhedda ◽  
Mokhtar Attari

The aim of this paper is to introduce a new architecture using Artificial Neural Networks (ANN) in designing a 6-bit nonlinear Analog to Digital Converter (ADC). A study was conducted to synthesise an optimal ANN in view to FPGA (Field Programmable Gate Array) implementation using Very High-speed Integrated Circuit Hardware Description Language (VHDL). Simulation and tests results are carried out to show the efficiency of the designed ANN.


In all respects of the last five decades, integrated circuit technology has advanced at exponential rates in both productivity and performance. Giga-Scale Integration (GSI) System-On-A-Chip (SoC) designs have become one of the main drivers of the integrated circuit technology in recent years. The objective of this work is to understand the challenges of Giga-scale SoC integration in nanometer technologies, and identify promising conveniences for innovation. Physical designs are crucial for SoC integration and in our work we identify them with details. In future the couplings and interactions among system components will increase as we put more of the system on a silicon die. Therefore the system designers will face challenges in several areas and we describe these future challenges briefly. Developing a design driver for GSI SoC design is important. With the help of this design driver we provide the design methodology, which ensures the high performance of the design. We present two noteworthy solutions which overcome the challenges of GSI SoC design. One is reuse and integration and another is efficient bus architecture. We also provide the challenges for verification of GSI SoC and methods to overcome these challenges.


2010 ◽  
Author(s):  
Γεώργιος Μούστρης

Η πλοήγηση οποιοσδήποτε κινούμενου ρομποτικού οχήματος εξαρτάται από πολλούς παράγοντες και συστήματα τα οποία πρέπει να λειτουργούν αρμονικά μεταξύ τους αλλά και να παρέχουν μια καλή λύση στο υπό-πρόβλημα που προσπαθεί να λύσει το κάθε ένα. Αναλύοντας τη διαδικασία της πλοήγησης, την οποία πρέπει το ρομπότ να επιτελεί αυτόνομα, ξεχωρίζουν τρεις λειτουργίες οι οποίες είναι κρίσιμες για την επιτυχή εκτέλεσή της. Η πρώτη είναι ο σχεδιασμός της πορείας που πρέπει να ακολουθήσει ένα ρομπότ για να πάει από ένα σημείο σε κάποιο άλλο. Ο σχεδιασμός μπορεί να λάβει υπόψη του πολλές γενικές ή ειδικές συνθήκες όπως η ελαχιστοποίηση του ολικού μήκους της πορείας, η απόσταση από ενδεχόμενα εμπόδια στο χώρο κίνησης, κινηματικοί ή/και δυναμικοί περιορισμοί του ίδιου του ρομπότ, κατανάλωση ενέργειας κλπ. Η δεύτερη κρίσιμη λειτουργία είναι η χωροθέτηση του ρομπότ, δηλαδή ο υπολογισμός της θέσης του μέσα στον κόσμο που κινείται. Είναι εύκολα κατανοητό ότι προτού γίνει οποιαδήποτε σχεδίαση, η θέση του ρομπότ μέσα στον κόσμο πρέπει να είναι γνωστή με μεγάλη ακρίβεια. Βέβαια, αυτό δεν αρκεί. Η θέση πρέπει να είναι γνωστή καθ' όλη τη διάρκεια της λειτουργίας του ρομπότ, ενώ η ακριβής εκτίμησή της είναι ζωτικής σημασίας για την επιτυχή εκτέλεση οποιασδήποτε εργασίας μέσα στον κόσμο. Η τρίτη κρίσιμη λειτουργία είναι η ίδια η κίνηση του ρομπότ, δηλαδή η εκτέλεση της σχεδιασμένης πορείας. Είναι κατανοητό ότι όσο καλή και αν είναι η σχεδιασμένη πορεία και η χωροθέτηση, αν η παρακολούθησή της περιέχει μεγάλα σφάλματα η πλοήγηση καταρρέει. Η παρούσα διδακτορική διατριβή ασχολείται με αυτό το πρόβλημα, το οποίο ονομάζεται «παρακολούθηση πορείας». Αρχικά αναπτύσσεται ένας ασαφής ελεγκτής ο οποίος παρέχει λύση στο πρόβλημα της παρακολούθησης για διάφορα είδη πορειών. Ο ελεγκτής αυτός εμπεριέχει όλα τα προτερήματα του ασαφούς ελέγχου όπως η απλότητα στη διατύπωση των κανόνων, η εγγενής ευρωστία σε θόρυβο, η επεκτασιμότητα, κλπ. Με βάση τον ασαφή ελεγκτή παρουσιάζονται δυο συγκεκριμένες υλοποιήσεις του πάνω σε πραγματικά ρομποτικά οχήματα. Οι υλοποιήσεις αυτές εκτελούνται πάνω σε μια Προγραμματιζόμενη Συστοιχία Λογικών Πυλών (Field Programmable Gate Array-FPGA) και ολοκληρώνονται μέσα σε ένα «Σύστημα-σε-Ψηφίδα» (System on a Chip-SoC). Τα συστήματα αυτά παρέχουν πλεονεκτήματα ως προς τους απλούς υπολογιστές ή τους προγραμματιζόμενους λογικούς ελεγκτές, με το κύριο πλεονέκτημα να είναι η μεγάλη επεξεργαστική ταχύτητα η οποία και είναι απαραίτητη για την εκτέλεση ασαφούς ελέγχου σε πραγματικό χρόνο. Παρουσιάζονται πειράματα σε δυο πραγματικά ρομπότ για την θεωρητική αξιολόγηση του ελέγχου αλλά και της ίδιας της υλοποίησης του. Τέλος, αναλύεται μια θεωρητική συνεισφορά στο πρόβλημα της παρακολούθησης πορείας. Συγκεκριμένα, παρουσιάζεται ένας μη γραμμικός μετασχηματισμός ο οποίος απλοποιείτο πρόβλημα. Ο μετασχηματισμός αυτός είναι ένας κατά τμήματα γραμμικός ομοιομορφισμός, στην περίπτωση πολυγωνικών πορειών αναφοράς, ή ένας διαφορομορφισμός, στην περίπτωση συνεχώς διαφορίσιμων καμπύλων, ο οποίος μετασχηματίζει την πορεία αναφοράς σε ευθεία. Όταν ο μετασχηματισμός εφαρμοσθεί σε ένα ρομποτικό σύστημα, μπορεί να επεκταθεί σε όλο το χώρο κατάστασης και να οδηγήσει σε ένα μετασχηματισμένο σύστημα εξισώσεων το οποίο είναι «ισοδύναμο ανάδρασης» (feedback equivalent) με το αρχικό. Η ισοδυναμία ανάδρασης συνίσταται σε έναν μετασχηματισμό συντεταγμένων του χώρου κατάστασης του ρομπότ, μαζί με έναν μετασχηματισμό της εισόδου του. Αποτέλεσμα αυτού είναι η απλοποίηση του προβλήματος της παρακολούθησης αφού η παρακολούθηση λαμβάνει χώρο στον μετασχηματισμένο χώρο όπου η πορεία αναφοράς είναι πλέον ευθεία. Η απλοποίηση έχει διττή έννοια. Αφενός μπορεί ν' απλοποιηθεί η σχεδίαση ελεγκτών, αφετέρου μπορούν να απλοποιηθούν υπάρχοντες ελεγκτές μιας και η παρακολούθηση ευθείας είναι σημαντικά πιο απλή από την παρακολούθηση τυχαίων απλών καμπύλων. Στην παρούσα διατριβή δίνεται περισσότερη έμφαση στο δεύτερο σκέλος, δηλαδή στην απλοποίηση υπαρχόντων ελεγκτών, όπου παρουσιάζεται η απλοποίηση του αρχικού ασαφούς ελεγκτή, και ο μετασχηματισμός του σε διακοπτικό ασαφή έλεγχο.


2014 ◽  
Vol 1037 ◽  
pp. 244-247
Author(s):  
Zi Sheng Zhang ◽  
Chun Sheng Wang ◽  
Yi Wang ◽  
Zhan You Wang ◽  
Deng Yuan Song

In order to improve the automation level of the electrostatic precipitator, we used Very-High-Speed Integrated Circuit Hardware Description Language (VHDL) language to compile, emulate and optimize the control system of power source and vibration. In the design of Quartus platform, we used EP1C3T144C8 Field Programmable Gate Array (FPGA) chip to realize high voltage power supply, alarm and protection system. We also realized the compilation and simulation test of each part’s function of 20 s rapping and 40 min rapping cycle. At the same time, we recorded the waveform of simulation. It demonstrated that the validity of the relevant VHDL compilation. We used this method to achieve the optimization control of the electrostatic precipitator operating parameters. It has a strong practicability.


Electronics ◽  
2021 ◽  
Vol 11 (1) ◽  
pp. 30
Author(s):  
Paweł Kwiatkowski ◽  
Dominik Sondej ◽  
Ryszard Szplet

Nowadays state-of-the-art time-to-digital converters (TDCs) are commonly implemented in field-programmable gate array (FPGA) devices using different variations of the wave union method. To take full advantage of this method many design challenges need to be overcome, one of which is an efficient data encoding. In this work, we describe in detail an effective algorithm to decode raw output data from a newly designed multisampling wave union TDC. The algorithm is able to correct bubble errors and detect any number of transitions, which occur in the wave union TDC output code. This allows us to reach a mean resolution as high as 0.39 ps and a single shot precision of 2.33 ps in the Xilinx Kintex-7 FPGA chip. The presented algorithm can be used for any kind of wave union TDCs and is intended for partial hardware implementation.


2017 ◽  
Vol 4 (3) ◽  
pp. 120 ◽  
Author(s):  
Fatih Şişik ◽  
Eser Sert

Alan Programlanabilir Kapı Dizileri (Field Programmable Gate Array-FPGA) programlanabilir sayısal bloklar ve bağlantılarını içeren cihazlar olup çok esnek ve hızlı çalışabilme özelliklerine sahiptir. Programlanabilen bu sayısal kapılar sayesinde karmaşık tasarımlar kolay bir şekilde geliştirilebilmektedir. FPGA’lar küçük boyutlarda olup bilgisayardan bağımsız mobil olarak ve bilgisayarlardan daha yüksek hızlarda çalışabilmektedirler. Veri madenciliğinin görevlerinden biri olan sınıflandırma probleminin çözümü için geliştirilmiş önemli makine öğrenimi algoritmalarından biri Destek Vektör Makineleri’ dir. Literatürde Destek Vektör Makineleri’ nin diğer birçok tekniğe göre daha başarılı sonuçlar verdiği kanıtlanmıştır. Tümör analizi, yüz tanıma, robotik göz oluşturma gibi konular, araştırmacıların görüntü işleme alanında yoğun olarak üzerinde çalıştıkları güncel, önemli ve zor problemlerden bazılarıdır. Bilgisayarda yapılan tümör analizinde, grafik ve resimlerin işlenmesinde yavaş işlem yapma ve aynı zamanda mobil olmama sorunlarından, FPGA donanımı ile görüntü işlemede bu sorunların üstesinden gelinmektedir. Bu çalışmada FPGA donanımında çalışan destek vektör makinası kullanılarak daha gerçekçi tümör analizi yapılarak tümörlü bölgelerin bulunması ve gerekli analiz sonuçlarının gösterilmesi amaçlanmaktadır. Böylece sağlık alanında da kullanılabilecek yararlı bir donanımın tasarımı gerçekleştirilecektir. Dolayısıyla gömülü sistemlerle anlatılan bu işlem süreçlerini gerçekleştiren çalışma sayısı çok az olduğundan çalışma özgün değer taşımaktadır. Buna ek olarak, FPGA’ ya özgü donanım tanımlama dillerinden biri olan Çok Yüksek Hızlı Tümleşik Devre Tanımlama Dili (Very High Speed Integrated Circuit  Hardware Description Language- VHDL) kullanılacaktır. Bölütleme sonucunun değerlendirilmesi için Uniformity Measure (UM) kullanılmıştır. UM değerlendirme sonucunun başarılı olduğu görülmüştür. Anahtar Kelimeler: Alan Programlanabilir Kapı Dizileri, FPGA, çok yüksek hızlı tümleşik devre tanımlama dili, vhdl, segmentasyon, destek vektör makinesi


2021 ◽  
Author(s):  
Χρήστος Μπακάλης

Ο Μεγάλος Επιταχυντής Αδρονίων (Large Hadron Collider (LHC)), του Ευρωπαϊκού Κέντρου Πυρηνικών Ερευνών (CERN) ξεκίνησε να επιταχύνει τις πρώτες του δέσμες το 2008. Από τις πρώτες μέρες λειτουργίας του, ο LHC έχει επιτρέψει στην επιστημονική κοινότητα να τελέσει πρωτοπόρα πειράματα, που έχουν σαν στόχο να απαντήσουν θεμελιώδη ερωτήματα για τη φύση της ύλης και της ενέργειας. Επειδή τα πειράματα φυσικής υψηλών ενεργειών είναι βασισμένα στη συλλογή δεδομένων μεγάλης κλίμακας, η αύξηση του ρυθμού αντιδράσεων θεωρείται θέμα μείζονας σημασίας. Όσο πιο υψηλός ο ρυθμός αλληλεπιδράσεων, τόσο περισσότερα δεδομένα καταγράφονται, και σπάνια φαινόμενα που υπό άλλες συνθήκες θα επικαλύπτονταν από άλλες διεργασίες, περισσότερο συχνές, θα μπορέσουν να μελετηθούν. Για το λόγο αυτό, ο LHC θα προβεί στις ανάλογες αναβαθμίσεις, οι οποίες θα αυξήσουν την ενέργεια κέντρου μάζας, και την φωτεινότητά του. Επιπλέον αναβαθμίσεις που θα οδηγήσουν στην Phase-II 2026-2038, θα αυξήσουν τη φωτεινότητα ακόμα περισσότερο, με την ενέργεια κέντρου μάζας να φτάνει τα 14 TeV. Η αύξηση της φωτεινότητας θα οδηγήσει και σε αύξηση του ρυθμού αλληλεπιδράσεων, άρα και στη ροή σωματιδίων που διαπερνούν τους ανιχνευτές του μεγάλου επιταχυντή αδρονίων. Για αυτό το λόγο ο ανιχνευτής Toroidal LHC ApparatuS (ATLAS), που είναι ο μεγαλύτερος του LHC, θα αντικαταστήσει τα εσωτερικά καπάκια του μιονικού φασματομέτρου κατά τη διάρκεια της δεύτερης μεγάλης παύσης. Η αναβάθμιση New Small Wheel (NSW) όπως καλείται, θα αποτελείται από δύο τεχνολογίες ανιχνευτών, τους Micromegas (MM) και τους small-strip Thin Gap Chambers (sTGC). Ο NSW έχει σχεδιαστεί να υπομένει το αυξημένο υπόβαθρο λόγω των αναβαθμίσεων του επιταχυντή, προσφέροντας δεδομένα ανακατασκευής τροχιών μιονίων στον ATLAS, καθώς και πληροφορίες σκανδαλισμού. Ο ακρογωνιαίος λίθος του συστήματος ανάγνωσης δεδομένων του NSW, είναι το VMM Application-Specific Integrated Circuit (ASIC), μία ηλεκτρονική μονάδα που θα χρησιμοποιηθεί και από τις δύο τεχνολογίες ανιχνευτών του NSW. Λόγω του σχεδιασμού του, το VMM έχει προταθεί και σε μία πληθώρα άλλων πειραμάτων που κάνουν χρήση ανάλογων ανιχνευτικών συστημάτων. Το VMM αποτελείται από 64 ανεξάρτητα κανάλια, κάθε ένα εκ των οποίων προβαίνει σε μετρήσεις ακριβείας πάνω στους ηλεκτρονικούς παλμούς που δημιουργούνται από τους ανιχνευτές όταν διαπεραστούν από μιόνια, ενώ προσφέρει και γρήγορα δεδομένα για το σύστημα σκανδαλισμού του ATLAS. Η πρώτη έκδοση του VMM έκανε την εμφάνισή του το 2012, και μετά από τέσσερις εκδόσεις, αποφάνθηκε ότι είναι έτοιμο να εξυπηρετήσει τις ανάγκες του NSW. Καμία από αυτές τις αναβαθμίσεις δεν θα μπορούσε να είχε ολοκληρωθεί, αν δεν υπήρχε μία αξιόπιστη πλατφόρμα χαρακτηρισμού της μονάδας. Αυτή η πλατφόρμα ήρθε στη μορφή του VMM Readout System (VRS), που κάνει χρήση μονάδων Field-Programmable Gate Array (FPGA), προκειμένου να ληφθούν τα δεδομένα από το VMM, και να διαμορφωθεί τη λειτουργία του. Με έμφαση στην ευελιξία, το υλικολογισμικό των FPGA του VRS, είχε σχεδιαστεί με τέτοιο τρόπο προκειμένου να εξυπηρετήσει διάφορα σενάρια λήψης δεδομένων (π.χ. εργαστηριακές συνθήκες χωρίς ανιχνευτή, ή τεστ-δέσμης). Ένα μεγάλο κομμάτι της παρούσας διατριβής αφιερώνεται στην περιγραφή της αρχιτεκτονικής του εν λόγω υλικολογισμικού, που αναπτύχθηκε για να καλύψει τις ανάγκες της αναβάθμισης του ATLAS NSW. Το σύστημα χρησιμοποιήθηκε για να επιβεβαιώσει την ορθή λειτουργία του VMM, να κάνει τον μαζικό έλεγχο των τελικών μονάδων του VMM πριν αυτά εγκατασταθούν στον ATLAS, και να λάβει τα δεδομένα από το VMM, μαζί με τον ανιχνευτή Micromegas, σε συνθήκες τεστ-δέσμης. Μετά την παραγωγή των τελικών μονάδων ASIC που διαβάζουν και διαμορφώνουν τις λειτουργίες του VMM στο πείραμα ATLAS, το σύστημα που βασιζόταν σε FPGA αντικαταστάθηκε από το τελικό, που είχε σα βάση ένα σύστημα λήψης δεδομένων επόμενης γενιάς, που ονομάζεται Front-End LInk eXchange (FELIX). Ένα ποσοστό της παρούσας εργασίας περιγράφει τα εργαλεία λογισμικού που αναπτύχθηκαν προκειμένου να διευκολυνθεί η διαδικασία ενσωμάτωσης του ηλεκτρονικού συστήματος του NSW με το FELIX. Επίσης, τα εν λόγω πακέτα λογισμικού χρησιμοποιήθηκαν και για στη διαδικασία ελέγχου της ορθής λειτουργίας των τελικών ανιχνευτών του Micromegas, πριν αυτοί εγκατασταθούν στον ATLAS, καθώς τα δεδομένα τους λαμβάνονταν από το τελικό σύστημα λήψης δεδομένων. Το τελευταίο Κεφάλαιο της παρούσας διατριβής, αφιερώνεται στην περιγραφή του Slow Control Adapter eXtension (SCAX), το οποίο είναι ένα πακέτο υλικολογισμικού που ενσωματώνεται σε ένα FPGA και μιμείται μία βασική ηλεκτρονική μονάδα του NSW, ονόματι SCA ASIC. Το SCA είναι μια μονάδα που βρίσκεται στα ηλεκτρονικά του NSW, και χρησιμοποιείται για τη διαμόρφωση των λειτουργιών όλων των άλλων μονάδων ASIC του συστήματος. To SCAX από την άλλη, έχει σχεδιαστεί για να υποστηρίξει FPGA που είναι επίσης μέρος του συστήματος ηλεκτρονικών του ATLAS, και βρίσκονται μακριά από περιοχές υψηλής ραδιενέργειας. Δίνει τη δυνατότητα στο χρήστη του να γράψει παραμέτρους διαμόρφωσης λειτουργιών στη λογική του FPGA που βρίσκεται, και να αναγνώσει τιμές κατάστασης από καταχωρητές του υπόλοιπου υλικολογισμικού. Το SCAX μιμείται το πρωτόκολλο I2C που το SCA χρησιμοποιεί για να επικοινωνήσει με άλλες συσκευές, ενώ επίσης μιμείται και το πρωτόκολλο μεταξύ αυτού και του συστήματος FELIX. Με αυτόν τον τρόπο, επιτρέπει τη χρήση της ήδη υπάρχουσας υποδομής λογισμικού και ηλεκτρονικών, ώστε να διαμορφώσει τις λειτουργίες του FPGA μέσα στο οποίο έχει υλοποιηθεί. Το SCAX χρησιμοποιείται από τον επεξεργαστή σκανδαλισμού του NSW, και μπορεί να χρησιμοποιηθεί από οποιοδήποτε FPGA που επικοινωνεί με το FELIX.


Sign in / Sign up

Export Citation Format

Share Document